11 Commits (79756970efdd747ca02dc51f6572071cb5c0c133)

Author	SHA1	Message	Date
Oliveira	2de1561210	feat(irgen): 实现控制流与逻辑表达式代码生成 ... - 核心功能支持：完整实现 if-else, while, break, continue 语句的 IR 生成及跳出块维护 - 扩展指令系统：新增 Cmp, Zext, Br, CondBr 指令，补齐 Builder/Printer 接口 - 支持逻辑表达式：完成 RelExp, EqExp, 逻辑短路求值 (LAndExp, LOrExp) 及逻辑非的翻译 - 架构调整机制 BUG 修复： 1. 修复 Sema.cpp 关系表达式 AST 丢失部分分支变量追踪的解析 Bug 2. 修复 IRGenDecl 中打断判定缺失导致生成冗余死块终止符的问题 3. 优化临时变量名为 %tN，解决纯数值标号引发的 llc 命名序列检查报错 - 文档更新：于 lab2剩余任务分工.md 中标记相关进度为已完成并新增测试运行说明	1 week ago
lc	b1477851c6	“IRGen部分实现：支持一元运算符（正负号）”	1 week ago
lc	fe3a3410a6	“IRGen部分实现：支持更多二元运算符（Sub, Mul, Div, Mod）”	1 week ago
lc	a85898b35a	lab2 IRGen部分实现	1 week ago
olivame	3342955abb	lab2: rebuild semantic analysis for current SysY grammar	2 weeks ago
jing	dfa71bc0d7	refactor(irgen): 规范采用visitor生成	3 weeks ago
jing	7d4d60c546	refactor(ir): ir改为更标准的实现	3 weeks ago
jing	f19d23c656	refactor(irgen): 完善irgen代码和文档，提升扩展兼容性	3 weeks ago
Lane0218	b1155d8fa9	refactor(dev): 统一 IR/MIR 接口命名风格	4 weeks ago
jing	d0a4c7d6d2	refactor(dev): 移动头文件位置	4 weeks ago
Lane0218	b939fc40ee	feat(mir): 增加 Lab3 AArch64 MVP 后端与 --emit-asm 支持	1 month ago