feat(difftest/Makefile): 增加指定测例生成波形命令

README.md

@@ -152,6 +152,15 @@ git pull # 拉取最新代码
 
 所有的 make 指令均在 difftest 目录下执行，如 `make verilog`，`make lab1`，`make trace_lab1` 等
 
+部分实验存在多个测例，此时 trace.fst 文件需手动生成，在 difftest 目录下使用以下命令手动生成 CPU 波形文件
+
+```bash
+make trace TESTBIN_DIR=<测例对应的bin文件的路径>
+
+# 如在 difftest 目录下输入以下命令可生成CPU运行 am-tests/add.bin 测例的波形
+make trace TESTBIN_DIR=./test/bin/am-tests/add.bin
+```
+
 ## 📢 注意事项
 
 - 编程位置位于 chisel 中

difftest/Makefile

@@ -3,6 +3,7 @@ SRC_DIR  := ./core
 SRC_FILE := $(shell find $(SRC_DIR) -name '*.svh') $(shell find $(SRC_DIR) -name '*.h') $(shell find $(SRC_DIR) -name '*.v') $(shell find $(SRC_DIR) -name '*.sv')
 CHISEL_DIR = ../chisel
 BUILD_DIR = $(CHISEL_DIR)/build
+TESTBIN_DIR = ./test/bin/am-tests/add.bin
 
 .PHONY: clean
 
@@ -18,6 +19,10 @@ verilog:
 	$(MAKE) -C $(CHISEL_DIR) verilog
 	cp $(CHISEL_DIR)/build/PuaCpu.v $(SRC_DIR)
 
+trace: obj_dir/V$(TOP_NAME)
+	$(call git_commit, "trace") # DO NOT REMOVE THIS LINE!!!
+	./obj_dir/V$(TOP_NAME) $(TESTBIN_DIR) -rvtest -trace 10000000 -pc
+
 test:
 	$(MAKE) -C $(CHISEL_DIR) test